CLIPPEDIMAGE= JP406120036A

PAT-NO: JP406120036A

DOCUMENT-IDENTIFIER: JP 06120036 A

TITLE: COIL FOR MAGNETIC INDUCTION ELEMENT

PUBN-DATE: April 28, 1994

INVENTOR-INFORMATION:

NAME

MATSUZAKI, KAZUO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJI ELECTRIC CO LTD N/A

APPL-NO: JP04265221

APPL-DATE: October 5, 1992

INT-CL (IPC): H01F017/00

US-CL-CURRENT: 336/200

ABSTRACT:

PURPOSE: To increase the current capacity of a coil for compact magnetic induction element such as transformer, inductor, etc., in combination with an

integrated circuit device.

CONSTITUTION: This coil 30 is composed by a method wherein trench 31 deeply

formed from the rear surface side of a semiconductor substrate 11 of a chip 10

on whose surface side another semiconductor device 20 such as integrated

circuit device, etc., is formed is covered with an insulating film 32 so as to

fill up the trench 31 with a high conductive metal such as copper, etc., as a

coil conductor 33 by non-dielectrolytic plating step etc.

12/09/2002, EAST Version: 1.03.0002

Furthermore, even if the arrayal pitch of the coil conductor 33 is made minute for miniaturization of the magnetic induction element, the trench 31 can be formed deeper if necessary to increase the level of the coil conductor 22 while effectively using the conventionally idling space on the rear surface side of the substrate 11 thereby enabling the current capacity of the coil to be increased.

COPYRIGHT: (C) 1994, JPO&Japio

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-120036

(43)公開日 平成6年(1994)4月28日

(51)Int.CL<sup>5</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

H01F 17/00

D 7129-5E

審査請求 未請求 請求項の数3(全 6 頁)

(21)出願番号

特願平4-265221

(22)出願日

平成 4年(1992)10月 5日

(71)出願人 000005234

富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

(72)発明者 松崎 一夫

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内


(74)代理人 弁理士 山口 巖

## (54) 【発明の名称 】 磁気誘導素子用コイル

## (57)【要約】

【目的】集積回路装置と組み合わせて用いる変圧器やインダクタ等の小形の磁気誘導素子のコイルの電流容量を向上させる。

【構成】集積回路装置等の半導体装置20が表面側に作り込まれるチップ10の半導体基板10の裏面側から溝31を深く掘り込んで溝面を絶縁膜32で覆い、コイル導体33として銅等の高導電性金属を無電解めっき法等によって溝31内に充填してコイル30を構成することにより、磁気誘導素子の小形化のためにコイル導体33の配列ピッチを微細化しても、基板11の裏側の従来に遊んでいたスペースを有効に利用しながら必要に応じて溝31を深く掘り込みコイル導体33の高さを増すことによりコイルの電流容量を向上できるようにする。



#### 【特許請求の範囲】

【請求項1】 半導体装置と組み合わせて用いられる磁気 誘導素子のコイルであって、半導体装置用チップの基板 の裏面側にコイルのパターンに掘り込まれた溝と、溝面 を含むチップの裏面側に被着された絶縁膜と、絶縁膜で 覆われた溝に充填された高導電性金属からなるコイル導 体とを備え、コイル導体を突起電極を介して相手方の配 **線導体と接続して半導体装置とともに相手方に実装する** ようにしたことを特徴とする磁気誘導素子用コイル。

【請求項2】請求項1に記載のコイルにおいて、コイル 10 用して作り付けることができる。 導体が無電解めっきされた銅であることを特徴とする磁 気誘導素子用コイル。

【請求項3】請求項1に記載のコイルにおいて、チップ を実装する相手方の対向面側にコイルを設けるとともに 実装面に磁性薄膜を配設し、チップ側および相手方側の コイルと磁性薄膜とにより磁気誘導素子を構成するよう にしたことを特徴とする磁気誘導素子用コイル。

#### 【発明の詳細な説明】

### [0001]

【産業上の利用分野】本発明は安定化電源等に半導体装 20 子の電流容量をあまり大きくできない問題がある。 **置と組み合わせて用いる小形のインダクタや変圧器であ** る磁気誘導素子のコイルであって、集積回路装置等の半 導体装置用のチップに作り込まれるものに関する。

#### [0002]

【従来の技術】安定化電源等の電子装置、例えばスイッ チング電源やチョッパ制御装置では、従来はスイッチン グ用や整流用の個別半導体素子にインダクタ、変圧器等 の磁気誘導素子やキャパシタ等の個別部品を組み合わせ てプリント基板の上に実装する構造が主流であったが、 用途拡大に伴い小形化の要求がとくに強いので最近では 30 これに応じて半導体素子をチップのままセラミック配線 基板に実装するいわゆるハイブリッド集積回路の構造が 広く採用されるようになり、さらには大電力用の場合を 除いてすべての個別半導体素子を制御回路とともに1個 の集積回路装置のチップ内に集積化してしまうことも可 能である。

【0003】このように半導体装置側の集積化が急速に 進展しているのに対して個別部品、とくに磁気誘導素子 の小形化は容易でなく、装置全体の体格を縮小して行く 上で隘路になっている。従来、この磁気誘導素子の小形 40 化は同じインダクタンスでも周波数に比例してリアクタ ンスが増加することを利用して、装置の動作周波数を高 めることにより進めて来たが、1 MHz以上ではインダク タンスの周波数特性が低下しやすいので、動作周波数を あまり高めても実効が上がらず、むしろ高周波損失が増 加して装置の全体効率の低下を招く結果になり兼ねな

【0004】この難点を突破するため、磁気誘導素子を 半導体プロセス技術を利用して微細パターン化した薄膜 導体と磁性薄膜の積層構造にして思い切った小形化を図 50

り、同時に半導体チップ上に作り付けて集積回路装置と 磁気誘導素子をワンチップ化する試みがなされておりそ の将来性が嘱目されている。この薄膜積層構造の磁気誘 **導素子としては、渦巻き状やつづら折れ状コイルに形成** した薄膜導体を1対の磁性薄膜で両側から挟み込む構造 のものや、薄膜導体と磁性薄膜の条を織物状に入り組ま せる構造が知られている。いずれの構造でも磁気誘導素 子は外形寸法が10mm以下で厚みが数十μmの小形で偏平 な形状なので、半導体装置のチップ上に半導体技術を利

2

#### [0005]

【発明が解決しようとする課題】上述の薄膜積層構造の 磁気誘導素子は半導体技術を利用して薄膜導体のコイル パターンを微細化することにより著しい小形化を可能に し、同時にそのインダクタンスの周波数特性を向上して 装置の動作周波数を1 MHz以上に高め得る利点がある が、コイルを薄膜導体から形成するのでそのパターンの 微細化を進めるほど導体幅が狭くなり、コイル導体に流 し得る電流密度にはもちろん制約があるので磁気誘導素

【0006】この問題の解決には薄膜導体の厚みを増す しかないが、薄膜導体から相互間隔より高さが大なコイ ル導体をエッチングにより形成するのが容易でなく、大 きな段差が付くのでその上に薄膜を積層するのが困難に なり、かつコイルの放熱上も不利になって来る。本発明 の目的は、かかる問題点を解決して半導体技術を利用し ながら微細パターンに形成して容易に小形化でき、かつ 電流容量を向上できる磁気誘導素子のコイルを得ること にある。

#### [0007]

【課題を解決するための手段】上記の目的は本発明によ れば、半導体装置ないし集積回路装置が表面側に作り込 まれるチップの半導体基板の裏面側に溝をコイル用パタ ーンで深く掘り込み、この溝面を含む基板の裏面側に絶 縁膜を被着し、絶縁膜で覆われた溝を充填するように高 導電性金属からなるコイル導体を設け、コイル導体を突 起電極を介して相手方の配線導体と接続して半導体装置 とともにチップ実装するようにした磁気誘導素子のコイ ルにより達成される。

【0008】なお、上記の溝を良好な側面形状で深く掘 り込むには、プラズマエッチング法ないしはリアクティ ブイオンエッチング法によるのが有利である。絶縁膜は 酸化シリコン膜とするのが最も簡単かつ充分であり、こ れを基板のスチーム酸化等により付けることもできる が、チップの表面側に半導体装置がすでに作り込まれて いる場合は低温のCVD法により成膜するのがよい。溝 内を充填するコイル導体用の高導電性金属には銅を用い るのがよく、その溝内への充填を良好にするにはこれを 無電解めっきにより堆積するのが有利であり、さらには これを下地である溝面との密着性のよい低速無電解めっ

きと高速無電解めっきの2段階で堆積するのがとくに有利である。

【0009】上述のチップ実装に際してコイル導体を相手方の配線導体と接続する突起電極には、はんだのバンプ電極を用いるのが半導体装置を作り込んだチップの損傷を防止する上でとくに有利であり、突起電極はもちろんチップと相手方のいずれの側に設けてもよい。また、コイル導体の接続を確実にするためそれ用の高導電性金属からなる接続部をチップの基板の裏面上にコイル導体から延在させて設けておくのが有利である。

【0010】本発明の有利な実施ないしは適用上の態様では、チップを実装すべき相手方の対向面側にチップ側と同様な構造のコイルを設けるとともに、両者間の実装面に磁性薄膜を配設することによりチップ側および相手方側のコイルと磁性薄膜とによって磁気誘導素子が構成されるようにする。かかる態様では相手方の基板にはチップ側と同様に半導体を用いるのがよい。また、磁性薄膜はチップと相手方のいずれの側に設けてもよいが、相手方の表面を保護膜で覆い磁性薄膜をその上に担持させるのが有利である。

#### [0011]

【作用】前述の薄膜積層構造の磁気誘導素子はチップの 半導体装置が作り込まれた方の表面側に積み重ね搭載されるが、本発明はチップの半導体基板の裏面側の遊んでいるスペースを有効に利用すればコイル導体の断面積を 増加できる点に着目したもので、前項の構成にいう溝を この基板の裏面側からコイル用の微細パターンで深く掘り込み、この溝面に絶縁膜を被着した上で溝を充填する 高導電性金属からなるコイル導体を設けることにより、 コイル導体の断面積を増加させてコイルの電流容量を向 上し、同時にコイル導体の発熱を薄い絶縁膜を介して半 導体基板に逃がすことによって放熱を良好にし、さらに コイル導体を突起電極を介して実装相手方の配線導体と 接続することにより、コイル接続と同時に半導体装置を 作り込んだチップの実装を果たせるようにしたものである。

## [0012]

【実施例】以下、図を参照して本発明の実施例を説明する。図1は本発明の磁気誘導素子用コイルの一実施例を,図2はその異なる実施例をそれぞれチップおよび実 40 装の相手方の断面図で示し、図3はチップ内に半導体装置とコイルを作り込む要領を主な工程ごとのチップの要部断面図で示すものである。なお、図1および図2の実施例では図の煩雑を避けるためコイルをインダクタ用とするが、変圧器用では例えば2個のコイルを入り組ませたパターンで作り込むことでよい。

【0013】図1(a)の上側に示されたチップ10はいわ 体33の上を層間絶縁膜62で覆い、その上側にアルミ等の を基板接合形で、後に図3で説明するように半導体の 配線導体63を配設し、さらにその上を覆う保護膜64の5 内で配線導体63と接続するように突起電極65を突設しる。上側の基板12は数十μmの厚みに仕上げられ、例え 50 かつ窓内に露出させた配線導体63を接続パッド66とす

ば安定化電源のスイッチングトランジスタ,整流ダイオード等の回路素子と制御回路とを含む集積回路である半導体装置20がこれに作り込まれており、その外部との接続用に簡略に示された接続パッド21が周縁部に設けられる。本発明によるコイル30は下側の数百μmの厚みの基板11の裏面側から作り込まれ、図1(b) に詳細を示すよう突起電極5を介して相手方40、図の例では配線基板のセラミック基板41上の配線導体42と接続される。本発明ではこの接続と同時にチップ10の相手方40への実装が果10 たされ、チップ10内の半導体装置20はその接続パッド21およびボンディング線50を介して相手方40の配線導体42と接続される。

1

【0014】本発明のコイル30は、チップ10の厚い方の基板11の裏面側から多数条の満31を例えば30μm程度の細かな配列ピッチでそれぞれ深く掘り込み、その溝面を含む基板11の裏面側に例えば酸化シリコンの絶縁膜32を1μm程度の膜厚で被着し、かつ溝31内を充填する高導電性金属、例えば銅からなりかつ図示のようにかなり縦長な断面をもつコイル導体33を溝31に嵌め込むように設けてなる。溝31の幅は例えば20μmとされ、その深さはコイル30に賦与すべき電流容量に応じて30μm程度以上とされる。この図1の実施例ではコイル30のパターンは図の左右方向に並ぶその導体33が図の前後で交互に折り返すつづら折れ状とされ、図示のようにその左右の端部で相手方40と接続される。

【0015】図1(b) はこの接続部を拡大断面で示す。 突起電極35はコイル30と相手方40のいずれの側に設けて もよいが、この実施例では前者側に設けかつはんだのバンプ電極とする。図のように基板11の裏面をコイル導体 33上を含め窒化シリコン等の保護膜34で覆い、それに開 口した窓の中でコイル30に接続するよう突起電極35を設ける。コイル導体33の幅が狭いのでそれ用の銅を側方に 延出して接続部33aとする。通例のようにこの接続部33 aと保護膜34の窓内で接触する薄いチタン等の下地膜35 aと銅等の下地膜35bを付け、その上側にはんだを電解 めっき法で成長させ、かつ先端に丸みがつくようリフローさせて突起電極35用のバンプとする。かかるはんだバンプの突起電極35以は相手方40の配線導体42に対し図では 矢印Sで示す 300℃以下の低温のはんだ付けにより容易 に接続できる。

【0016】図2の実施例のチップ10は図1と同様な構造であるがその裏面側のコイル30が渦巻き状パターンとされる。この実施例の相手方60は図1と異なりその基板61を半導体基板とし、その上面のチップ10の実装部分にそれと同じ構造のコイル30を設けてチップ10側のコイル30と直列接続する。そのため、この相手方60のコイル導体33の上を層間絶縁膜62で覆い、その上側にアルミ等の配線導体63を配設し、さらにその上を覆う保護膜64の窓内で配線導体63と接続するように突起電極65を突設し、かつ窓内に登出させた配射道体63と接続するように突起電極65を突設し、かつ窓内に登出させた。

5

る。図示の例では相手方60のコイル30の中央の端部は配 線導体63と突起電極65を介してチップ10のコイル30の中 央端部と接続され、相手方60のコイル30の左側の端部は その接続部33aを介して接続パッド66と接続されてい

【0017】さらにこの図2の実施例ではチップ10と相 手方60の相互間に磁性薄膜70を配設して両者のコイル30 とともにいわゆる内鉄形の磁気誘導素子、この例ではイ ンダクタを構成する。この磁性薄膜70は軟磁性をもつ強 磁性体金属をスパッタ法等により10~数十μmの膜厚に 10 成膜してフォトエッチングによって所望のパターンに形 成することでよく、チップ10と相手方60のいずれの側に 設けてもよいが、図の例ではチップ10側にはコイル導体 33が露出しているので、相手方60の方に設けてその表面 を覆う保護膜64上に担持させる。図2に示されたその他 の部分は図1と同じなので説明を省略する。

【0018】以上説明した図1と図2のいずれの実施例 においても、コイル30のパターンを微細化しても基板11 に数百μmの厚みがあるので、必要に応じて溝31を深く 掘り込んでコイル導体33の高さを増すことにより、コイ 20 ル30の電流容量を従来の数倍以上に向上できる。また、 チップ10の表面側の半導体装置20がコイル導体33から図 のようにかなり離れているので、薄膜積層構造に比べて コイル30の電流により発生する磁場の悪影響を受けるお それを減少させることができる。

【0019】次に、図3を参照してチップ10内に半導体 装置20とコイル30を作り込む要領を説明する。図3(a) ~(d) は基板12を半導体装置20の回路素子や回路部分を 作り込むべき半導体領域に分離する工程を示し、図3 (e) ~(h) は基板11の裏面からコイル30を作り込む工程 30 を示す。これら工程はすべてウエハの状態で進められる ので符号10は今までのチップのかわりにウエハを示すも のとし、このウエハ10はいわゆる誘電体分離ウエハであ るものとする。 また、 図3(e) 以降では基板11がその裏 面を上側に向けた姿勢で示されている。

【0020】図3(a) は基板接合工程であって、1対の 基板11と12のいずれか一方の表面に酸化膜13を付けて鏡 面に仕上げた後、両基板11と12を重ね合わせた状態で不 活性ふん囲気内の高温加熱により両者を接合してウエハ 込むに適した数十µmの厚みに仕上げる。それ以降はこ の基板12の誘電体分離工程であり、まずその最初の図3 (b) の工程では溝14をプラズマエッチング法により基板 12の表面から酸化膜13に達するまで掘り込んで基板12を 複数の半導体領域15に分離し、かつ溝面を含む全面をス チーム酸化法による1 m 程度の膜厚の酸化膜である誘 電体膜16で被覆する。

【0021】図3(c) は多結晶シリコンによる溝の充填 工程であり、シラン等を原料ガスとする熱CVD法によ り多結晶シリコン17をウエハ10の全面上に堆積させて溝 50

14を充填する。この際、半導体領域15の上側にも多結晶 シリコン17が堆積するので、次の図3(d) の工程ではウ エハ10の表面上の多結晶シリコン17を酸化することによ り酸化膜18に変え、かつ必要に応じてそれを所定の厚み にまでエッチングして図示の状態とする。以上によって 例えば n形の基板12が誘電体膜16により相互に絶縁され た複数個の半導体領域15に誘電体分離されるので、以降 は前述の半導体装置20である集積回路を構成する回路素 子や回路部分がこれらの半導体領域15に振り分けて作り 込まれる。

6

【0022】コイル30を作り込むための最初の工程であ る図3(e) では、ウエハ10の裏側の基板11の表面から溝 31をエッチングにより図のように深く掘り込む。この溝 31はもちろんコイル用の微細パターンに形成されたフォ トレジスト膜をマスクとして掘り込まれるが、その際の エッチングはSF6 と酸素を含むガス中のプラズマエッチ ング法、とくにリアクティブイオンエッチング法による のがよく、これにより例えば20μm幅と狭くかつ30μm 以上の深い溝31を基板11の表面に対して垂直でかつ良好 な側面形状で掘り込むことができる。

【0023】次の図3(f)の工程では溝31の溝面を含む 基板11の全面を1μm程度の膜厚の絶縁膜32で覆う。こ の絶縁膜32は基板12側に半導体装置20が作り込まれる以 前の場合は1100℃の高温下のスチーム酸化法で付けるの がよいがが、半導体装置20が作り込まれた以後の場合は シランと酸素を反応ガスとする 200℃程度の低温下のプ ラズマCVD法によって成膜するのがよい。

【0024】図3(g) の工程では溝31内にコイル導体33 用の高導電性金属を充填する。この金属には銅を用い2 段階の無電解めっき法で成長させるのがよい。最初は下 地と密着性のよい低速の無電解めっきとし、硫酸銅、ロ ッシエル塩、フォルムアルデヒド、苛性ソーダ、シアン 化ナトリウム等を含むめっき液により20℃の温度下で薄 く銅を成長させ、次に硫酸銅,EDTA 2Na,フォルムアル デヒド、苛性ソーダ、シアン化ナトリウムを含むめっき 液を用いるめっき速度が約1桁高い高速無電解めっきに より、70℃程度の温度下で銅を溝31内を充填しかつ図の ように基板11の全面を覆うように成長させる。

【0025】最後の図3(h) の工程ではコイル導体33用 10とし、かつ基板12に研磨を施して半導体装置20を作り 40 の金属をエッチングしてコイル30を完成する。この工程 ではフォトレジスト膜をマスクMとし例えば塩酸液を用 いる化学エッチングにより銅をコイル30用の所定のパタ ーンに形成し、かつ図示の例では基板11の表面上に銅の 一部を残してコイル30の端部用の接続部33aとする。こ れ以降は図1のようにコイル30側に突起電極35を設ける 場合はコイル導体33を保護膜34で被覆するのがよいが、 図2のようにコイル導体33を露出させたままで使用して も差し支えない。

> 【0026】以上説明した実施例に限らず、本発明は種 々の態様で実施することができる。例えば、実施例では

7

チップ内の半導体装置が作り込まれる基板部分を誘電体分離構造としたが、接合分離構造としてもよい。溝のコイル導体用金属による充填も実施例の無電解めっきに限らず蒸着、電解めっき等ないしそれらの組み合わせによっても可能である。磁性薄膜とコイルとの配置構造にも自由度があって、磁気誘導素子がインダクタか変圧器かによっても種々な選択が可能であり、あるいは磁性薄膜をチップ内部に組み入れることも可能である。

## [0027]

【発明の効果】以上のとおり本発明の磁気誘導素子用コ 10 イルでは、半導体装置ないし集積回路装置が表面側に作り込まれるチップの半導体基板の裏面側に溝を深く掘り込み、この溝面を含む基板の裏面側に絶縁膜を被着し、絶縁膜で覆われた溝を充填するように高導電性金属からなるコイル導体を設け、コイル導体を突起電極を介して相手方の配線導体と接続して半導体装置とともにチップ実装することによって、次の効果を上げることができる。

【0028】(a) チップの半導体基板の裏面側のスペースを有効利用してコイルを作り込むので、小形化のため20コイルパターンを微細化しても数百μmの厚みの基板に溝を深く掘り込んでコイル導体の高さを増すことにより、コイルの電流容量を従来の数倍以上に向上することができる。

(b) コイル導体を櫛歯状に切った溝に嵌め込む構造なのでその発熱をごく薄い絶縁膜を介して半導体基板に逃がすことができ、従来の薄膜導体と磁性薄膜とを絶縁膜を介して積み上げる薄膜積層構造に比べて放熱効果を良好にし、コイルの電流容量を一層向上させることができる。

【0029】(c) コイル導体を突起電極を介して実装相手方の配線導体と接続すると同時に半導体装置を作り込んだチップの実装を果たすことができるので、安定化電源等の組み立てに要する手間を大幅に省くことができる。

(d) チップ表面側の半導体装置がコイル導体からかなり 離れているので、薄膜積層構造に比べて半導体装置がコ イル電流により発生する磁場の悪影響を受けるおそれを 減少させることができる。

【0030】なお、本発明のコイルは半導体装置ととも に相手方に対しチップ実装する方式なので安定化電源等 を完全にはワンチップ化できないが、実装相手方をチッ プと大差がない程度に小形化することができる。

8

## 【図面の簡単な説明】

【図1】本発明の磁気誘導素子用コイルの実施例を示し、同図(a) はチップとその実装相手方の断面図、同図(b) はその要部拡大断面図である。

【図2】本発明の磁気誘導素子用コイルの異なる実施例 を示すチップとその実装相手方の断面図である。

【図3】チップ内に半導体装置とコイルを作り込む要領を主な工程ごとの状態で示し、同図(a) は基板接合工程、同図(b) は誘電体分離溝の掘り込みと誘電体膜の被着工程、同図(c) は多結晶シリコンの成長工程、同図(d) は半導体領域への誘電体分離の完成工程、同図(e) はコイル用の溝の掘り込み工程、同図(f) は絶縁膜の被着工程、同図(g) はコイル導体用金属による溝充填工程、同図(h) はコイルの完成工程のそれぞれ状態を示すチップ用ウエハの要部断面図である。

#### 【符号の説明】

- 10 チップないしはそれ用のウエハ
- 11 半導体基板
- 20 半導体装置ないしは集積回路装置
- 21 半導体装置の接続パッド
- 30 磁気誘導素子用コイル
- 31 溝

40

- 32 絶縁膜
- 33 コイル導体
- 30 33a コイルの接続部
  - 35 突起電極ないしはバンプ電極
    - チップが実装される相手方
  - 42 配線導体
  - 50 半導体装置の接続用ポンディング線
  - 60 チップが実装される相手方
  - 62 配線導体
  - 65 突起電極ないしはバンプ電極
  - 70 磁気誘導素子用磁性薄膜

【図2】

